(54) NUMBER DISPLAY METHOD

(11) 2-184889 (A)

(43) 19.7.1


(21) Appl. No. 64-5500

(22) 12.1.19

(71) ROYAL KOGYO K.K. (72) FUJI KOIKE (51) Int. Cl⁵. G09G3/04,G06G1/06,G09G3/00

PURPOSE: To roughly grasp the increase and decrease of digital numbers by displaying the increase in such a way that a digital display is incremented by one after all the consecutive segments of an analog display are displayed to increment the digital display and displaying the decrease in such a way that all the consecutive segments of the analog display are turned off to decrement the digital display by one.

CONSTITUTION: The unit is composed of the analog display (b) which displays a type face "1" by nine consecutive segments (a), and several digital numbers (d) which display numbers by each seven segments (c). The analog display (b) is arranged at the first decimal place, and the digital numbers (d) are arranged at the first to third places. The analog display (b) has a function which increments or decrements the nine consecutive segments (a) by instructions to increment or decrement one digital number and visually and consecutively display the result. The digital numbers (d) have a function which visually displays and operates numbers 0-9 by seven segments (c). Therefore, the increase or decrease of the number of the digital display can be roughly grasped.



(54) MATRIX DISPLAY DEVICE

(11) 2-184890 (A)

(43) 19.7.1990 (19) JP

(21) Appl. No. 64-5249 (22) 12.1.1989


(71) MATSUSHITA ELECTRIC IND CO LTD (72) TAKASHI TSUKADA

(51) Int. Cl5. G09G3/20

PURPOSE: To decrease electrical loss caused by the output capacity of the driver on the scan side by multi-dividing the driver on the scan side, impressing a write voltage only on the GND line of the drive block on the scan side where a selected voltage exists, and floating the GND line of the drive block on the

scan side where a non-selected voltage exists.

CONSTITUTION: A display panel 1 is formed by interposing a display element between a data electrode 2 and a scan electrode 3 which are orthogonally arranged. The driver on the data side 4 is connected to the data electrode 2, and the driver on the scan side 50 is connected to the scan electrode 3. A modulate voltage generating circuit 6 impresses a modulate voltage on the display element through the drive on the data side 4. A write voltage generating circuit 70 impresses the write voltage on the display element through the driver on the scan side 50. Then, the driver on the scan side 50 is divided to plural blocks SD₁-SD₄. The write voltage is impressed only on the driver block on the scan side where the selected voltage exists, other drive blocks on the scan side are brought into a floating state. Therefore, it is possible to decrease electrical loss caused by the output capacity of the driver on the scan side 50.



8: refresh voltage generating circuit, 9: timing signal control circuit

(54) LIQUID CRYSTAL DISPLAY DEVICE

(11) 2-184891 (A) (43) 19.

(43) 19.7.1990 (19) JP

(21) Appl. No. 64-3702 (22) 12.1.1989


(71) TOSHIBA CORP (72) HISAO FUJIWARA

(51) Int. Cl⁵. G09G3/36,G02F1/133,H04N5/66

PURPOSE: To prevent field flicker, line flicker, and vertical stripe interference by providing at least one of display signal systems which switch the polarity negatively or positively with a means which corrects the difference in display characteristics of a liquid crystal display device caused by switching the polarity of a display signal

positively or negatively.

CONSTITUTION: The liquid crystal display device 10 includes a signal electrode driving circuit 14 and a scan electrode driving circuit 13. An image signal processing circuit 2 and a timing control circuit 3 are provided outside the display device 10. The display signal 11 with its polarity switched positively or negatively, a signal for timing the device of a signal electrode 12, and a scan electrode control signal 8 are inputted to the liquid crystal display device 10. In addition, only the display signal 11 of one polarity which is inputted to the liquid crystal device 10 is corrected by a correcting circuit 23. The display signal of the other polarity passes through a delaying circuit 24 which makes the signal processed in the correcting circuit 23 to coincide with a delaying amount, and is inputted to the liquid crystal display device 10. Thus, in terms of light transmissivity between positive driving and negative driving becomes the same. Therefore, it is possible to prevent field flicker, line flicker, and vertical stripe interference.



99日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-184890

®Int. Cl. 5

職別配号 庁内整理番号

❸公開 平成2年(1990)7月19日

G 09 G 3/20

J 6376-5C

審査請求 未請求 請求項の数 2 (全7頁)

❷発明の名称

マトリンクス表示装置

②特 題 平1-5249

②出 頤 平1(1989)1月12日

伽発明者 塚.田

敬 大阪府門真市大

大阪府門真市大字門真1006番地 松下電器産業株式会社内 大阪府門真市大字門真1006番地

回出 顋 人 松下電器産業株式会社

⑩代理人 弁理士 栗野 重孝 外1名

明和

1、 発明の名称

マトリックス表示設置

2、 特許請求の範囲

(2) 走遊側ドライバは、奇数電極群と偶数電極群との2分割ブロックとしたことを特徴とする蔚沢項1記載のマトリックス表示装置。

3、 発明の詳細な説明

産業上の利用分野

本知明はエレクトロルミネッセンス(以下ELと称す)、ブラズマ(PDP)等の表示素子によるマトリックス表示装置に関するものである。 さらには、 駆動時における駆動電力の削減に関するものである。

従来の技術

れる走査側ドライバ、8は変製電圧(Ve)を供給する変制電圧発生回路、7は書き込み電圧(-Ve)を供給する書き込み電圧発生回路、8はリフレッシュ電圧発生回路、9は各ドライバ4、5、電圧発生回路8、7、8を制御するタイミング信号を発生するタイミング信号制

この従来例において走査側ドライバ5のGNDラインには、書き込み電圧(-Ve)及びリフレッシュ 選圧(Vr)を印加する必要があるので走査側ドライバ5はフローティング動作とせねばならず、タイミング信号はフォトカプラー結合等で絶縁する必要がある。 尚、ここでの走査電極3の数は、 S1~ S800の800ラインとする。 このような回路構成によるE L 表示器回は、 1フレームに2回発光する一斉反転リフレッシュ駆動法で交流駆動される。

線順次走査において、 データ側ドライバ4は選択走査電極3の1ライン分の転送データ信号に対応して発光させるEL表示素子に対してのみ変調

のシフトレリスタやラッチ回路等からなるロジック回路と出力段のブルダウン型トランジスタ (QSI~QSo)で構成され、各ドレインは出力チャンネル (QI~Qn)を介して前記走査電極3に接続され、各ソースはGNDラインに共過接続される。これらドレイン、ソース間にはクランプダイオードDcが形成される以外に、チャンネル間容量、線間容量、将遊容量等を含めた出力容量 Coが形成される。

発明が解決しようとする課題

しかしながら前記のような構成では、 線順次走 査において走返側ドライバの選択、 非選択に関係なく走返電極に接続されている全部の走査側ドライバの G N D ラインに対し書き込み電圧(-V v)が 印加されるため、 走査電極が非選択となっている 出力チャンネルの出力容量 C oによる駆動電力 P の 損失を招くという問題点がある。

一般に容量性負荷における駆動電力Pは、P= C*N*V**1で示される。ここでCは一走査電 極ライン上の容量、Nは走査電極数、Vは印加電 圧、1はフレーム周波数で通常は60H2である。 位圧(V m)を印加するようにブッシュブルトランジスタQDのオンオフ制御を行なう。

一方、 走査側では第8図に示すようにデータ側 ドライバ4と同期して走査側ドライバ5は、 走査 試練3のSIからS800の題番で顧次プルダウン型 トタンジスタを一走査期間のみオンすると共に、 容含込み電圧発生回路でからの出力♥は毎走査運 終して書き込み電圧(-V∗)を供給しているので、 **追査側ドライバ5により選択された走査は極3に** のみ書き込み電圧(-Vャ)が印加され選択走査電標 **ライン上の全EL表示素子に充電される。 このと** き選択走査電極ライン上で変調電圧(V⇒)の充電さ れているBL安示業子のみ発光し、データの衷示 が行なわれる。S1~S800まで線順次走査の終了 後、 書き込み電圧(-V t)と逆極性のリフレッシュ 健圧(Vr)もBL表示パネルLの金RL表示架子に 対して再度、逆充電が行なわれてEL設示案子は リフレッシュされると共に、 走査期間に発光した E L表示素子は再発光し1フレームを終了する。

走盗側ドライバ5は第7図に示すような入力段

線販次走壺における書き込み駆動電力 P v を、一走査電極ライン上の容量が 1 C O O ラインであるデータ電極を想定して C s = 5 n F、 書き込み電圧 V v = 2 O O v の場合で求めると、

P v = C s * N * V v* * f

=5 nF*800*200**80 9.6 w である。一方、出力容量 C oによる電力損失 P c を 考えてみると出力容量 C oの値は、1 出力設当り 3 p F 前後と非常に小さく一見無視できそうな値でも あるが高速圧を必要とする E し 皮示案子では、高解像 健化などで走壺 選 医数を多くした場合 それに 比例して電力損失は増加してくる。 走壺 理極が非 選択となっている出力チャンネル (N-1 ケ所)においては、 C o C より C oに のに の 加 型 圧 の 殆どが 印加される。 それ故、出力容量 C oによる電力損失 P c は、

Pc= (Co* (N-1)) *N*V*** f

= (3 pF* 7 9 9) * 8 0 0 * 2 0 0 * * 8 0 4 .6 w

である。

従って、全書を込み駆動電力Ptは、Pt=P▼+Pc=8.8+4.8=14.2wとなるので、全番を込み駆動電力Ptに対する出力容量Coによる電力損失Pcの割合は約32%にもおよび、本来必要とする書き込み駆動電力P▼に対して電力損失Pcは無視のできない大きな損失レベルとなるので、書き込み電圧発生回路7を始め無駄な損失電力による駆動電力の増大を招く結果となる。

本処明はかかる点に鑑み、 ドライバの出力容量による駆励電力損失を低減させるマトリックス設示装置を提供することを目的とする。

課題を解決するための手段

本発明は、 直交関係にあるデータ短極と走査電極との間に表示案子を介在させてなる表示パネルと、 データ電極に接続されたデータ側ドライバと、 データ側ドライバを介して表示案子に変調電圧を印加する 変弱性圧発生回路と、 走査側ドライバを介して表示案子に巻き込み電圧を印加する 書き込み電圧 発生回路とを備え、 走盗鍋ドライバを複数ブロッ

この例では走査電極3の数が800本の時20 0本単位で4ブロックに分割し、 走査側ドライバ 50もこれに対応してSD1~SD4に4プロッ ク化され、各ブロック毎にGNDラインが独立し た形となる。 SD1ブロックの出力は走査電極3 の S I ~ S 200、 S D 2 ブロックの出力は走査電極 3のS201~S400、SD3ブロックの出力は走査 電極3のS401~S600、 SD4の出力は走査電極 3のS601~S800に接続されている。 同様に、 沓 き込み電圧発生回路70はW1~W4の4プロッ クに分割され、 W I の書き込み電圧出力は S D 1 のGNDライン、W2の書き込み選圧出力はSD 2のGNDライン、 W 3の掛き込み電圧出力はS D 3 の G N D ライン、 W 4 の 書き込み 電圧出力は SD4のGNDラインに供給される。 さらには、 リフレッシュ電圧発生回路8のリフレッシュ電圧 出力は、ダイオードDを介して4プロク化された 走夜側ドライバ50の各GNDラインに供給され

このような駆動回路構成における駆動電圧の印

クに分割し、 走変倒退択電極の存在する走変側ド ライバブロックにのみ書き込み電圧を印加し、 他 の走変側ドライバブロックについてはフローティ ング状態とするように構成したことを特徴とする。

作用

本党明は前記した構成により、走査側ドライバのGNDラインに対して、番込みパルスを走査側選択電極ブロックのみに印加し、他の走査側電極ブロックに関してはフローティング状態とするので、走査側ドライバの出力容量Coへのみでフローティングブロックには充電されないため、走査側ドライバの出力容量Coによる無駄な電力損失は、大幅に削減できる。

実 施 例

第1図~第2図は本発明の第1の実施例における薄膜 B L パネルを使用したマトリックス表示装置を示すものである。第1図に示す同装置の駆動回路において、50は走査側ドライバ、70は書き込み電圧発生回路である。

加のタイミングチャート図を示したのが第2図で ある。 リフレッシュ期間に対しては、 従来と同様 にリフレッシュ電圧発生回路 8 よりダイオードD 及び走査側ドライバ50のGNDラインを介して リフレッシュ電圧(Vr)が走壺電極3の全EL表示 案子に印加される。 一方、 線順次走査期間におけ る密き込み電圧(-Vv)の印加については、 走査側 避択電極の存在する走査側ドライバ50のブロッ ク毎に供給される。 つまり、 走査側選択電極がS 1~5200にある場合、 書き込み電圧発生回路70 のWlのみが定査側ドライバ50のSD1のGN Dラインに出力し、他のW 2、W 3、W 4 はオフ であるためSD2、SD3、SD4のGNDライ ンはフローティング状態となる。 以下、 同様に走 査例選択電極がS201~S400にある場合、W2が オン、W1、W3、W4がオフとなり、SD1、 SD3、SD4のGNDラインはフローティング 状態となる。 走査側進択電極がS401~S800にあ る場合は、W3がオン、W1、W2、W4がオフ となりSD1、SD2、SD4のGNDラインは

フローティング状態となる。 また、 走査側選択電極がS 601~S 800にある場合は、 W 4 がオン、 W 1、 W 2、 W 3 がオフとなり、 S D 1、 S D 2、 S D 3 の G N D ラインはフローティング状態となる。 尚、 タイミング信号制御回路 9 からの制御信号は、 走査側ドライバ 5 0 に対しては従来と同様であり、 書き込み電圧発生回路 7 0 に対しては 4 分の 1 フレーム周期毎に W 1~W 4 を順次駆動するように制御される。

このような駆動を行なうことにより、 走査側ドライバ 5 0 の出力容量 C 0による電力損失は、 書き込み電圧 (-V v)の印加される走査側選択電極の存在するプロックのみになるので 4 分の 1 に削減される。 それ故、出力容量 C oによる電力損失 P c は、P c = (C o * ((N / 4) - 1)) * N * V v²

* 1

= (3 pF * 1 9 9) * 8 0 0 * 2 0 0 * * 6 0 1.2 w

となり従来の4.6wに比べ1.2wに低減する。 従って、全書き込み駆動電力Ptは、Pt=P*+

5 1 に審き込み電圧出力W0を供給する奇数電極書き込み電圧発生回路、7 2 は走査側偶数ドライバ5 2 に審き込み電圧出力W &を供給する偶数電極書き込み電圧発生回路である。

走査側奇数ドライバ 6 1 の G N D ラインには、 奇数電極書き込み電圧発生回路 7 1 からの出力 W 0が供給され、一方、走査側偶数ドライバ 5 2 の G N D ラインには偶奇数電極書き込み電圧発生回路 7 2 からの出力 W Eが供給される。 さらにリフレッ シュ電圧発生回路 8 からのリフレッシュ電圧が、 ダイオード D を介して両方の走査側ドライバ 5 1、 5 2 に供給される。

線順次走査の普込み動作における定益側ドライバ51、52と書き込み電圧発生回路71、72との関係について、第4図に示すこの駆動回路構成における駆動電圧の印加のタイミングチャートを参照しながら述べる。定査側奇数ドライバ51の走査側奇数電極31の選択と奇数電極音を込み電圧発生回路71の音を込み電圧出力W0は、タイミング信号制御回路8の制御信号により同期動作

Pc= 8.8 + 1.2 = 10.8 wとなる。 全書 8 込 多駆動電力 Ptに対する出力容量 Coによる電力損失 Pcの割合は約11%となり従来例に比べ3分の1に低級される。

以上のようにこの実施例によれば、 走査側ドライバ 5 0 の G N D ラインを n ブロックに分割して、 走査側選択電極の存在する分割ブロックに対応して書き込み電圧(-V v)を供給することにより、 走査側非選択電極の存在する分割ブロックの走査側ドライバ 5 0 の出力容量 C oによる電力損失を無くすことができる。 つまり、 分割ブロック数を n とすれば走査側ドライバ 5 0 の出力容量 C oによる電力損失は n 分の 1 に削減できる。

第3図~第4図は本発明の第2の実施例における 専験 B L パネルを使用したマトリックス表示装置を示するのである。

第3図に示す同誌圏の駆動回路において、 51 は走査側奇数電極31に接続された走査側奇数ド ライバ、52は走査側偶数電極32に接続された 走査側偶数ドライバ、71は走査側奇数ドライバ

となるように制御される。 同様に、 走査側偶数ドライバ 5 2 の走査側偶数電極 3 2 の選択と偶数電極 8 2 の選択と偶数電極 8 2 の選択と偶数電極 8 3 2 の選択と偶数電極 8 3 2 の書き込み電圧出力 W Eは、 タイミング信号制御回路 9 の制御信号により同期動作となるように制御される。 費き込み電圧出力 W O、 W Eは、 一走査期間毎に出力されタイミング的にはお互いに相反の関係にあるので、 両者の同時出力は起こらない。

このように、 定套側奇数電極 3 1 に選択電極がある時には、 定套側奇数ドライバ 5 1 の G N D ラインにのみ書き込み選圧(-V *)が印加され、 定在側偶数ドライバ 5 2 の G N D ラインはフローティング状態となるので、 定在側偶数ドライバ 5 2 の 出力容量 C oには書き込み選圧(-V *)の充電が行なわれず電力損失はなくなる。 又、 定 変側偶数 で が なった 選択電極がある時には、 定 変側偶数ドライバ 5 2 の G N D ラインにのみ書き込み 選圧(-V *)が印加され、 定 変側寄数ドライバ 5 1 の G N D ラインはフローティング状態となるので、 定 を側奇数ドライバ 5 1 の 出力容量 C oには書き込み 選圧(



- V v)の充電が行なわれず電力損失はなくなる。 このような駆動により、全体として走査側ドライ パ5 1、 5 2 の出力容量 C oによる電力損失 P cは 半減し、従来の 4 . 8 wに比べ 2 . 3 wに低減する。 これより、全書を込み駆動電力 P tは、 P t = P v + P c = 9 . 6 + 2 . 3 = 1 1 . 9 wとなる。従って、

全書を込み駆動電力Ptに対する出力容量Coによる電力損失Pcの割合は約19%となり従来例に比べ3分の2に低級される。

以上のようにこの実施例によれば、走査側ドライバを奇数側ブロックと偶数側ブロックとの別談率は2分の1と第1の実施例に比べて効果は少かが、一般に比べて効果は少ないが、一般にはなるほどマトリックス電極の定いをがけなるにするため、データ側ドライバにおいるだけ容易にするため、データ側ドライバにおいてあたけで行なわれるので、ドライバの実施例に比べのであるので、第1の実施例に比べ簡単に実

ドライバを多分割化し、選択電極の存在する走遊側ドライバブロックのGNDラインにのみ番き込み電圧を印加し、非選択電極のある走遊側ドライバブロックのGNDラインをフローティング状態にすることにより、非選択電極のある走遊側ドライバブロックのドライバの出力容量に起因した電力損失を削減することができ、その実用的効果は大きい。

4、 図面の簡単な説明

第1図は本発明の第1の実施例における薄膜を し表示装置の駆動回路のブロック図、第2図は同 実施例の動作タイミングチャート図、第3図は本 発明の第2の実施例における薄膜をし表示装置の 駆動回路ブロック図、第4図は同実施例の動作タ イミングチャート図、第5図は従来例における薄 膜をし表示装置の駆動回路ブロック図、第6図は 従来例の動作タイミングチャート図、第7図は走 査側ドライバの回路構成図である。

1 … 神膜 E L 表示パネル、 2 … データ電極、 3 … 走査電極、 3 1 … 走査酵奇数電極、 3 2 … 走査



さらに、上記実施例では審膜ELパネルを使用したEL投示装置について説明したが、 液晶(LCD)プラズマ(PDP)等のように走査側ドライバを接続して線順次走査するマトリックス表示装置であれば本発明が有効であることは言うまでもない。

発明の効果

以上説明したように、本処明によれば、走査側

側偶数電極、 4 … データ側ドライバ、 5、 5 0 … 走査側ドライバ、 5 1 … 走査側奇数ドライバ、 5 2 … 走査側偶数ドライバ、 6 … 変調電圧発生回路、 7、 7 0 … 春き込み電圧発生回路、 7 1 … 奇数電 極舒き込み電圧発生回路、 7 2 … 偶数電極舒き込 み電圧発生回路。


代理人の氏名 弁理士 架野重孝 ほか1名

特開平2-184890(6)


1 --- 薄膜 EL表示パネル 2 --- データ電 樹 3 --- 大変電板

4 -- データ側ドライバ 6 -- 変額電圧発生回路 50 --- 変数側ドライバ 70 --- 書ま込み電圧発生回路

禹 1 🕸




幕 2 図




31 --- 定査側奇数色物 32 --- 定査側偶数色版 51 --- 定査側奇数ドライバ 52 --- 定査側偶数ドライバ 71 --- 奇数配数書が近4電圧発生回路 72 --- 偶数電数書が込み電圧発生回路

4 🖾


赛 3 🖾






特閣平2-184890(フ)







第 7 図

